• Der Absatz von KI-Beschleunigern wird die Nachfrage nach Advanced Packaging in großem Maßstab antreiben. In den kommenden fünf Jahren dürften mehr als 130 Millionen GPUs und KI-ASICs mit Advanced-Package-Lösungen und On-Compute-Speicher ausgeliefert werden und damit einen Umsatz von knapp 2 Billionen US-Dollar im Computing-Geschäft generieren.
  • Nicht mehr die Skalierung der Logik, sondern das Packaging entwickelt sich zum neuen Wettbewerbsfeld. Die Branche arbeitet daran, drei zusammenlaufende physikalische Grenzen zu überwinden: die „Memory Wall“, die „Performance Wall“ und die „Copper Wall“.
  • Die Abhängigkeit von TSMCs CoWoS-Silizium-Interposern für HBM bringt erhebliche Kosten mit sich. Dazu zählen dicke Packages, Yield-Risiken, begrenzte Kapazitäten und hohe Ausschusskosten. Dadurch entsteht Raum für glaubwürdige Alternativen.
  • Intel verfolgt beim Speicher-Interface auf drei Ebenen einen theoretisch attraktiven Architekturansatz: EMIB als bereits etablierte und heute kommerziell eingesetzte Packaging-Plattform, ZAM als kurz- bis mittelfristiger HBM4-Konkurrent, der gemeinsam mit SoftBanks SAIMEMORY entwickelt wird, sowie XBM als langfristige Neuausrichtung auf BEOL-Dünnschichttransistoren und eine serielle UCIe-Architektur.
  • TSMC liegt bei der Fertigung in hohen Stückzahlen, der technologischen Reife und der Bindung an das JEDEC-Standard-Ökosystem weiterhin vorn und holt bei vergleichbaren Innovationen für CoWoS auf. Ob Intel CoWoS tatsächlich herausfordern kann, hängt daher von einer zeitgerechten Umsetzung, der Unterstützung durch das Ökosystem – etwa durch Google/MediaTek oder einen Tier-1-Speicherpartner – sowie der Lösung thermischer und integrativer Zielkonflikte bei EMIB, ZAM und XBM ab.

 

Das Wettrennen um moderne KI-Hardware nimmt weiter an Fahrt auf. Nach unserer Einschätzung werden in den kommenden fünf Jahren kumuliert mehr als 130 Millionen Beschleuniger (GPUs und KI-ASICs) für KI-Server zusammen mit Advanced-Package-Lösungen und On-Compute-Speicher ausgeliefert. Daraus dürfte allein im Computing-Geschäft ein Umsatz von knapp 2 Billionen US-Dollar entstehen. Diese KI-Welle bringt erhebliche und komplexe Herausforderungen in den Bereichen Design, geistiges Eigentum (IP), Integration, Rohstoffe und Fertigung mit sich, die die Branche durch weitere Innovationen bewältigen muss.

Eine der größten Engpassstellen sehen wir beim Advanced Packaging, das Rechenleistung, Speicher und Interconnects miteinander verbindet. Diese Bereiche wachsen zunehmend zusammen. Unserer Einschätzung nach wird diese Konvergenz dazu beitragen, die physikalischen Grenzen der traditionellen Halbleiterskalierung zu überwinden und die nächste Generation von KI- und HPC-Systemen voranzutreiben:

  • Die „Memory Wall“ überwinden
  • Die „Performance Wall“ überwinden
  • Die „Copper Wall“ überwinden

 

Die Grenze Memory Wall Performance Wall Copper Wall
Engpass Bandbreite und Kapazität pro Watt – nicht der Logik-Chip, sondern das Speichersubsystem begrenzt die Leistung von Beschleunigern Reticle-Limits und 2D-Layouts – zusätzliche Rechenleistung lässt sich nicht allein durch die Vergrößerung des Dies erzielen Elektrische Kupfer-I/Os – mit steigenden Datenraten brechen Energieeffizienz und Reichweite ein
Packaging-Lösung HBM-Hybrid-Bonding; ZAM, XBM und weitere Post-HBM-Schnittstellen 3,5D-Stacking, Chiplets, EMIB und Full-Reticle-Interposer Co-Packaged Optics; Glas- und Panel-Level-Substrate
Warum es konvergiert Der Speicher muss näher an der Recheneinheit positioniert werden Rechenleistung muss zunächst disaggregiert und anschließend wieder zusammengeführt werden Die Verbindung zwischen den Komponenten muss sich von Kupfer lösen

Quelle: Counterpoint Research

In dieser Reihe von Research Notes und unserer Hypothese zu den Trends beim Advanced Packaging gehen wir heute detaillierter auf das sich entwickelnde Rennen um die Überwindung dieser Grenzen ein. Die Memory Wall stellt dabei derzeit die größte Herausforderung dar.

Den vollständigen Bericht lesen: The $Trillion Bottleneck: Intel Bets EMIB, ZAM and XBM Against TSMC’s CoWoS